Cómo eliminar y reducir las fallas en la tecnología de montaje en superficie

El proceso de fabricación, el manejo y el ensamblaje de circuito impreso (PCA) pueden someter el paquete a una gran cantidad de estrés mecánico que puede causar falla . a medida que los paquetes de matriz de cuadrícula se hacen más grandes, se vuelve cada vez más difícil establecer niveles de seguridad para estos pasos .
Durante muchos años, los paquetes se han caracterizado utilizando un método de prueba de punto de flexión monotónico, que se describe en IPC/JEDEC -9702 Caracterización de flexión monotónica de interconexiones horizontales en un placa . Este método de prueba describe la fuerza de fractura de las interconexiones horizontales en las medidas de circuito imprimidas bajo las cargas de circuito imprimidas en la placa de circuito imprimido. Tensión máxima permitida .
One of the challenges of the manufacturing process and assembly process, especially for lead-free PCAs, is that the stress on the solder joint cannot be measured directly. The most widely used metric to describe the risk of an interconnect component is the tension on the printed circuit board adjacent to the component, which is described in IPC/JEDEC-9704 Strain Testing Guide for Printed Wiring Tableros .
Several years ago, Intel recognized this problem and began to develop a different test strategy to reproduce the worst-case bending conditions that occur in the field. Other companies such as Hewlett-Packard also realized the benefits of other test methods and began to consider similar ideas as Intel. The method has gained interest as more chip manufacturers and customers realize the value of determining the strain limit to minimize mechanically induced failures during manufacturing, Manejo y prueba .
A medida que el uso de dispositivos sin plomo se ha expandido, el interés del usuario también ha aumentado; Muchos usuarios enfrentan problemas de calidad .
A medida que el interés ha aumentado, IPC ha sentido la necesidad de ayudar a otras compañías a desarrollar métodos de prueba que puedan garantizar que los BGA no se dañen durante la fabricación y las pruebas . Este trabajo ha sido completado por el IPC 6-10} d SMT ACCUNTO Métodos de prueba de métodos de trabajo y el grupo de trabajo JEDEC JC -14.1 Test de dispositivos con el dispositivo.
El método de prueba especifica ocho puntos de contacto dispuestos en una matriz circular . El PCA con un BGA montado en el centro de la placa de circuito impreso está montado con el componente que mira hacia abajo en los pines de soporte y la carga aplicada a la parte posterior de la parte posterior del BGA IPC/JEDEC -9704.
El PCA está doblado a los niveles de tensión relevantes y el grado de daño causado por la flexión a estos niveles de tensión se determina mediante el análisis de falla . El nivel de tensión en el que no ocurre el daño está determinado por un enfoque iterativo y es el límite de tensión .